#### **IMAGE SENSOR**

Publication number: JP11121731 (A)

Publication date: 1999-04-30

Inventor(s): CHIYOU KOUYUU; SAKAKURA MASAYUKI; SATOU YURIKA

Applicant(s): SEMICONDUCTOR ENERGY LAB

Classification:

- international: H01L27/146; H04N5/335; H01L27/146; H04N5/335; (IPC1-7); H01L27/146;

H04N5/335


- European:

Application number: JP19970306516 19971020

Priority number(s): JP19970306516 19971020

#### Abstract of JP 11121731 (A)

PROBLEM TO BE SOLVED: To form an active image sensor at high density on a glass or quartz substrate. SOLUTION: A selection transistor Ts comprising a thin film translstor, an amplifier translstor Ta and a reset translstor Ta are formed in a matrix circuit. A photodlode PD is formed on the matrix circuit. A photodlode PD is formed on the matrix circuit. A photodlode PD is formed on the supply line 104 is commonly used by adjacent two lines so as to decrease the number of lines per picture element. The whole transistors in a unit 100 are formed on an insular semiconductor thin film so as to decrease the number of contact holes per picture element.



Data supplied from the esp@cenet database - Worldwide

Partial translation of Japanese Patent Application Laid-open 11-121731

[0051] [Embodiment 2] This embodiment is a modified example of the matrix circuit of Embodiment 1. Fig. 7 is an equivalent circuit diagram of 2x2 pixels of an image sensor of this embodiment. Fig. 8 is a schematic plan view of the matrix circuit of this embodiment. This embodiment is different from Embodiment 1 in that the selection transistor Ts is configured as so called a multi-gate structure having two gate electrodes. In Figs. 7 and 8, the same reference symbols as Figs. 1 and 4 designate the same constituents. [0052] As shown in Fig. 8, two gate electrodes 301 and 302 of the selection transistor Ts are integrally formed in the selection line 101. Further, similar to Embodiment 1, active layers of all thin film transistors formed in a unit section 300 is formed in one island area 303. A photoelectric converter (photodiode PD) may be formed similar to Embodiment 1, and in Fig. 8, a rectangular area 304 shown by a heavy line represents a plane pattern of a lower electrode. [0053] This embodiment attempts to reduce a leakage current of the selection transistor Ts during non-selection by configuring the selection transistor Ts to have a structure in which two transistors are connected in series. If a current leaks from the selection transistor Ts during nonselection, a signal current output from a signal line is reduced. Further, the leakage current becomes a noise with

respect to a signal current output from other pixels. This embodiment solves these two problems by configuring the selection transistor Ts as a multi-gate type.

[0054] In this embodiment, since two gate electrodes 301 and 302 of the selection transistor Ts are formed in the selection line 101, a pixel pitch in a horizontal direction becomes 13a (a is a design rule) and becomes larger than that of Embodiment 1, but since the power line 104 is shared in two adjacent columns, the pixel pitch is more shortened than the conventional pixel pitch 15a.

[0055] [Embodiment 3] This embodiment is a modified example of the matrix circuit of Embodiment 1. Fig. 9 is an equivalent circuit diagram of 2×2 pixels of an image sensor of this embodiment. Fig. 10 is a schematic plan view of the matrix circuit of this embodiment. This embodiment is different from Embodiment 1 in that the reset transistor Tr is configured as a so called multi-gate structure having two gate electrodes. In Figs. 9 and 10, the same reference symbols as Figs. 1 and 4 designate the same constituents. A photoelectric converter (photodiode PD) may be formed similar to Embodiment 1, and in Fig. 10, a rectangular area 314 shown by a heavy line represents an area in which a lower electrode is formed.

[0056] As shown in Fig. 10, two gate electrodes 311 and 312 of the reset transistor Tr are integrally formed in the selection line 102. Further, similar to Embodiment 1, active layers constituting all thin film transistors formed in a

unit section 310 is formed in one island area 313. Further, in this embodiment, a pixel pitch in a horizontal direction becomes 12a (a is a design rule) and becomes larger than that of Embodiment 1, but since the power line 104 is shared in two adjacent columns, the pixel pitch can be more shortened than the conventional pixel pitch 15a.

[0057] This embodiment attempts to reduce a leakage current of the reset transistor Tr during non-selection by configuring the reset transistor Tr to have a structure in which two transistors are connected in series. If a current leaks from the reset transistor Tr during non-selection, a potential of the gate electrode 206 of the amplification transistor Ta which is in a floating state at this time rises. A magnitude of a current amplified by the amplification transistor Ta corresponds to a reduction amount of the potential of the gate electrode. Therefore, if the potential of the gate electrode rises, a drain current output from the amplification transistor Ta is reduced. A signal current read out from the pixel becomes small. As a result, a resolution deteriorates and unevenness in brightness of an image occurs. This embodiment reduces the leakage current to solve this problem by configuring the reset transistor Tr as a multi-gate type.

[0058] [Embodiment 4] This embodiment is a modified example of the matrix circuit of Embodiment 1. Fig. 11 is an equivalent circuit diagram of 2x2 pixels of an image sensor of this embodiment. Fig. 12 is a schematic plan view of the

matrix circuit of this embodiment. This embodiment is different from Embodiment 1 in that the selection transistor Ts and the reset transistor Tr are each configured as a so called multi-gate structure having two gate electrodes. In Figs. 11 and 12, the same reference symbols as Figs. 1 and 4 designate the same constituents.

[0059] Two gate electrodes 321 and 322 of the selection transistor Ts are integrally formed in the selection line 101, and two gate electrodes 323 and 324 of the reset transistor Tr are integrally formed in the reset line 102. Further, active layers of six thin film transistors disposed in a unit section 320 is configured in one island area 325. A photoelectric converter (photodiode PD) may be formed similar to Embodiment 1, and in Fig. 12, a rectangular area 326 shown by a heavy line represents a plane pattern of a lower electrode.

[0060] This embodiment can simultaneously solve the problems caused by the leakage currents of the selection transistor Ts and the reset transistor Tr as illustrated in Embodiment 2 and Embodiment 3 by configuring the selection transistor Ts and the reset transistor Tr to have a double-gate structure. Further, in this embodiment, a pixel pitch in a horizontal direction is 13a (a is a design rule) which is the same as Embodiment 2.

[0061] In Embodiment 1 to 4 described above, although the image sensor formed on an insulating surface has been explained, it is apparent that an effect of shortening a

pixel pitch can be obtained even when the image sensor is formed in a single crystal silicon substrate by employing the plan structure of the element according to the present invention.

[Fig. 7]

101: SELECTION LINE

102: RESET LINE

103: SIGNAL LINE

103: SIGNAL LINE

104: POWER LINE

300: UNIT SECTION

[Fig. 8]

300: UNIT SECTION

301, 302: GATE ELECTRODE OF Ts

303: ISLAND AREA

[Fig. 9]

101: SELECTION LINE

102: RESET LINE

103: SIGNAL LINE

103: SIGNAL LINE

104: POWER LINE

310: UNIT SECTION

[Fig. 10]

310: UNIT SECTION

311, 312: GATE ELECTRODE OF Tr

313: ISLAND AREA

[Fig. 11]

101: SELECTION LINE

102: RESET LINE

103: SIGNAL LINE

103: SIGNAL LINE

104: POWER LINE

320: UNIT SECTION

[Fig. 12]

320: UNIT SECTION

321, 322: GATE ELECTRODE OF Ts

323, 324: GATE ELECTRODE OF Tr

325: ISLAND AREA

## (19)日本服券許庁 (JP) (12) 公開特許公報 (A)

# (11)特許出願公開番号

特開平11-121731 (43)公開日 平成11年(1999)4月30日

(51) Int.CL <sup>6</sup>	識別記号	FΙ	
H01L 27/146		H01L 27/14 E	
H 0 4 N 5/335		H04N 5/335 E	

#### 警査請求 未請求 請求項の数7 FD (全 14 頁)


(21)出職番号	特願平9-306516	(71)出職人	000153878 株式会社半導体エネルギー研究所	
		-		
(22) 비臓日	平成9年(1997)10月20日	神奈川県厚木市長谷398番地		
		(72)発明者	張 宏勇	
			神奈川県厚木市長谷398番地	株式会社半
			導体エネルギー研究所内	
		(7%)発明者	坂倉 真之	
			神奈川県厚木市長谷398番地	株式会社半
			導体エネルギー・研究所内	
		(72)発明者	佐藤 由里香	
			神奈川県厚木市長谷398番地	株式会社半
			導体エネルギー・研究所内	

### (54) 【発明の名称】 イメージセンサ

#### (57)【要約】

【課題】 ガラスや石英基板上に、アクティブ方式のイ メージセンサを高密度に形成する。

【解決手段】 マトリクス回路には、薄膜トランジスタ でなる選択トランジスタTs、増幅トランジスタTa及びリ セットトランジスタTrが形成される。フォトダイオード PDはマトリクス回路上に絶縁層を介して積層される。電 源線104は隣接する2列で共有され、1画素当たりの 配線数を削減する。単位ユニット100を内に形成され る全てのトランジスタを1つの島状半導体薄膜に形成 し、1 画素当たりのコンタクトホール数を少なくする。



【特許請求の範囲】

【請求項1】 絶縁表面を有する基板上に形成され、光電変換部と、前記光電変換部で検出された光信号を読み 出すマトリクス回路とが積層されてなり、複数の画素を 有するアクティブ方式のイメージセンサであって、 前記マトリクス回路は、

信号線、電源線、リセット線及び選択線と、

前記画素ごとに薄膜トランジスタでなるリセットトラン ジスタ、選択トランジスタ及び増幅トランジスタとを有 1

隣接する2画素において、前記リセットトランジスタ及 び前記増幅トランジスタは共通の前記電源線に電気的に 接続され、かつ前記選択トランジスタは異なる前記信号 線に電気的に接続されていることを特徴とするイメージ センサ・

【請求項2】 絶縁表面を有する基板上に形成され、光電変換部と、前記光電変換部で検出された光信号を読み出すマトリクス回路とが構開されてなり、複数の画素を有するアクティブ方式のイメージセンサであって、前記マトリクス回路は、

信号線、電源線、リセット線及び選択線と、

前記画素ごとに薄膜トランジスタでなるリセットトラン ジスタ、選択トランジスタ及び増幅トランジスタとを有

関接する2画素において、前記リセットトランジスタ及 び前記増隔トランジスタは共通の前記電源線に電気的に 接続され、前記選択トランジスタは異なる前記信号線に 電気的に接続され

当該隣接する2画素に形成される前記リセットトランジ スタ、選択トランジスタ及び増幅トランジスタの活性層 は1つの島状半導体薄膜でなることを特徴とするイメー ジセンサ。

【請求項3】 絶縁表面を有する基板上に形成され、光 電変頻部と、前記光電変換部で検出された光信号を読み 出すマトリクス回路とが精層されてなり、複数の画素を 有するアクティブ方式のイメージセンサであって、 前記マトリクス回路は、

信号線、選択線及びリセット線と、

前記光電変換部の下部電極と前記信号線、選択線及びリ セット線との間に形成され電源電位に固定されたシール ド電極と

前記画素ごとに、薄膜トランジスタでなる選択トランジ スタ、増幅トランジスタ及びリセットトランジスタとを 有し、

前記リセットトランジスタ及び前記増幅トランジスタは 前記シールド電極に電気的に接続されていることを特徴 とするイメージセンサ。

【請求項4】 絶縁表面を有する基板上に形成され、光電変換部と、前記光電変換部で検出された光信号を読み出すマトリクス回路とが積層されてなり、複数の画素を

有するアクティブ方式のイメージセンサであって、 前記マトリクス回路は、

信号線、選択線及びリセット線と、

前記光電変換部の下部電極と前記信号線、選択線及びリ セット線との間に形成され電源電位に固定されたシール ド電極と、

前記画素ごとに、薄膜トランジスタでなる選択トランジ スタ、増幅トランジスタ及びリセットトランジスタとを 有し、

前記リセットトランジスタ及び前記増幅トランジスタは 前記シールド電極に電気的に接続され、

隣接する2画素に形成された前記リセットトランジス タ、選択トランジスタ及び増幅トランジスタの活性層は 1つの島状半導体薄膜でなることを特徴とするイメージ センサ.

【請求項5】 請求項3又は請求項4において、前記シールド電極は、前記複数の画素に共通な共通電極であることを特徴とするイメージセンサ。

【請求項6】 請求項1~5において、前記リセットト ランジスタ、選択トランジスタ及び増編トランジスタの 活性層は多結晶シリコンで形成されていることを特徴と するイメージセンサ。

【請求項7】 請求項1~6において、前記光電変換部 は非晶質シリコンを有することを特徴とするイメージセ ンサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は絶縁ゲイト型トランジスタを用いたアクティブ方式のイメージセンサに関するものである。また、本発明のイメージセンサはマトリクス回路と光電変換部が頻繁された積層構造のイメージセンサに関するものである。

【役の02】
【従来の技術】従来、イメージセンサとして、単結晶シリコンを用いたCCD型やMOS型が実用化されているが、市場の多くはCCD型が占めている。近年、MOS 個型イメージセンサのマトリクス自動の構造に関して、増幅器を備えたアクティブ型(増幅型)が注目されている。アクティブ型では機能した洗音号を増幅して読み出しているので、S/N比が大幅に改善され、CCDに座教する危後が実現されている。またMOS型は相しぶ1
製造工程とプロセス整合性が負い、周辺駆動回路をフン・チェブ化が可能である。単一電源を他用するためCCDより消費電力が低い等の長期を有するので、次世代のセンサとして開発電力が低い等の長期を有するので、次世代のセンサとして開発をはいる。

【0003】図17に従来のアクティブ方式のMOS型 イメージセンサの1両条の等価回路を示す。ここでは、 アクティブ方式のうちのフォトゲイオード型のイメージ センサを示す、1面素には、フォトダイオード10と、 フォトダイオード10の下部電極の電位をリセットする リセットトランジスタ11と、フォトダイオード10で 検出された光信号を増幅するための増幅トランジスタ1 2と、信号を読み出す行を選択するための選択トランジ スタ13とを有する。

【0004】フォトゲイオード1のの光入利側の上部電 磁は一定電位かに接続され、下部電極はリセットトラン ジスタ11のドレイン及び場解トランジスタ12のゲイトに接続されている。同と打に配置されるリセットトランジスク12のゲイトは共通のリセット線21に接続され、同し行に配置される選択トランジスタ13のゲイト は共通の選択線22に接続され、同じ男に配置される選 状トランジスタ13のドレインは共通の信号線23に接 続きれている。また、リセットトランジスタ112と増幅 トランジスタ12のツースの電位はそれぞれ電源線24 により電源電位の上接続され、いた。

【0005】アクティブ方式のMOS型センサの欠点の つつに、1画素に配置されるトランジスタが複数個ある ため、画素とシチが大きくなることが挙げられるが、近 年、程LSIの微維加工技術の進歩、成熟により、この 欠点は解消されつつあり、高密度のアクティブ方式のM OS型センサが製造可能となっている。

[0006]例えば、図17に示した1 画業に3つのトランジスタが配置されたマトリクス回路の場。 CMO S-VLS1の標準的な設計では、画業ピッチは15×a (aはデザインルール)となり、aが1μmでは、画業ピッチが15μm/ピッチとなり、0.5μmルールでは7.5μm/ピッチとなり、更に0.35μmルールでは5μm/ビッチとなり、更に0.35μmルールでは5μm/ビッチとなる、

[0007]近年、イメージセンヤを用いたカメラはデジタルカメラ等のパソコンや携帯情報地末向けに需要が高まり、低価格化、小型化が要求されている。この要求を達成するには、光学系(レンズ)を働小する心要がある。小型な1/3型光学系を使用するには、一般に、V の名(640×88)規格では需素ビッチを10μmとし、SVGA(800×600)規格では画素ビッチを5μmとは、いる人根のセンサでは0.5μmデザインルールの標準工程を採用すればよく、SVGA規格では0.35μmルールの標準工程を採用すればよく、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの標準工程を採用すればより、SVGA規格では0.35μmルールの概率工程を採用すればより、SVGAMのでは10kmルールの構造ないる10kmルールの概率工程を採用すればなります。

[0008]他方、ガラス基板やガラス基板等の機様性 基板上に薄限トランジスタ (薄限トランジスタ)を用い たイメージセンサが実用化されているが、薄限トランジ スタに非晶質シリコン薄膜が用いられているため好動度 が低く、アクティブ方式の実用化は困難であるので、そ の今くは非増駆型のパッシブ方式である。また、用途は カメラではなく静止面像用の密着型センサである。 [0009]近年、液晶パネルの分野では、美結晶シリ コンを用いた薄膜トランジスタの変と核が衝極的に開

発されている。ガラス基板や石英基板上に、特性の均一

な、高移動度の多結晶シリコン薄膜トランジスタが作製 可能となり、多結晶シリコン薄膜トランジスタを用いた 液晶パネルが実用化されている。

【0010】能って、上述したアクティブ方式のセンサ において、単結晶シリコン基板上に作製されたMOSト ランジスタを多結晶シリコン湾票トランジスタに置き換 えることで、ガラス基板や石英基板上に、カメラ用途の イメージセンサを形成することが実現可能である。 【0011】

「発野が解決しようとする電響」多結晶シリコン得限ト ランジスタを用いたアクティブ方式を実現するには、薄 膜トランジスタの特性を向上し、かわかー化することが 重要なポイントの1つであるが、デザインルールの制約 があるため、画素と・テを輸小することが解決すべき最 優先の課題となる。

はアルールでは15μm/ビッチとなる。よって、有効を光頻像の一かった。 100121現状では、薄膜トランジスタを作製するためのデザインルールは、小型石英基板(200mm×500mm)では2~3μm程度である。図17に示した1画業に3つのトランジスタが配置された回路需素セナチは、のMOSーVU510機障砂な超形では、一般的に15×aといかれている。この計算方法を薄板の1μmルールでは15μm/ビッチとなり、ガラス基板の2μmルールでは15μm/ビッチとなる。よって、有効使光頻像の水平方向の寸法は、VGA規格とした場合には、1μmルールでは15μm/ビッチ×640=9。6mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなり、2μmルールでは2倍の19。2mmとなりに対しては2倍の19。2mmとなりに対しては2倍の19。2mmとなりに対しては2倍の19年間であります。2mmとなりに対しては2倍の19年間では2倍の19年間でありませんでは2倍の19年間でありませんでは2倍の19年間でありませんでありませんでありませんでありませんでは2倍の19年間でありませんでありませんでは2倍の19年間でありませんでありませんでは2倍の19年間でありませんでありませんでは200円間でありませんでありまんでありませんでありませんでありませんでありまんでもんでありまんでんでありませんでありませんでありませんでありませんでありまんでも

100131現在、安値に入手できるカメラ光学系の中で最大のものは、2/3型である。しかし2/3型光学 不の水平方向の寸法は約8.7mmであるため、デザイ ンルールの小さい石変差数を用いても、アクティイ方式 のイメージセンサに2/3型光学系を採用することがセッサ を製造しても光学系が大き、イメージセンサの価格が大 幅に上昇してしまう。ガラス基板は大面積で、安価なら 砂、発米の単結とソコンを用いたMOS型及びCCD 型よりも、薄膜トランジスタ型センサの製造コストを低 くすることが可能であるが、大型光学系を用いることに より。この長所がたわたしまう。

[0014] 従って、多結局シリコン(視限トランジスタ の特性や信頼性に問題が全く無くとも、デザインルール の解的のため、2/3型以下の光学系を使用することが 困難である。本発明はこのような問題点を解信して、課 服トランジスタを用いなアラティブ方式のイメージ・レン かにおいて、画素ビッチを縮小するための平面配置およ び、素子精造を提供することを目的とする。 [0015]

【課題を解決するための手段】上述した課題を解決する

ための水条明のイメージセンサは、絶縁表面を有する基 板上に形成され、光電変換解を、前記で変換解で転出 された光信号を読み出すマトリクス回路とが精智され なり、複数の画素を有するアクティブ方式のイメージセ ンサに両するものである。積層精造とすることによっ て、1 画素当たりの占有面積をかさくする。

【0016】アクティブ方式のマトリクス回路は、信号 線、電源線、リセット線及び遊択線と、前近画案ごとに 形成されたリセットトランジスタ、選択トランジスタ及 び増幅トランジスタとを有する。本発明ではこれらトラ ンジスタを薄膜トランジスタで形成することを特徴とす \*\*

【0017】 更に本発明のイメージセンサは、隣接する 2つの前記画派において、前記リセットトランジスタ及 び前記時編トランジスタは共通の前記電源線に電気的に 接続され、かつ前記選択トランジスタは異なる前記信号 線に電気的に接続されていることを特徴とする。

【0018】即ち本発明は、2つの画素において電源線 を共有することで、1画素当たりの配線数を削減して、 画素ピッチの縮小化を図るものである。

【0019】更に、本発明では、画素ピッチを小さくす るために、電源機を共有している開接する2画素に形成 されるリセットトランジスタ、選択トランジスタ及び増 属トランジスタ全でを1つの島状半線体環境に形成する こを特徴とする。画業ピッチを増大する1つの要因に コンタクトホールが挙げられる。コンタクトホールを形 成するにはマスクのアライメント等の製造マーシンが必 要となるためでかる。

【0020】本発明では、2画素に形成される薄膜トランジスタの活性層を1つの島代半導体電販で形成したので、各薄膜トランジスタを接続するためのコンタタトホールが不要になり、画素ピッチを小さくできる。更に、リセットトランジスタ及び増幅トランジスタを電源線に接続するためのコンタランホールを2つの画素にて共通化できるという効果も得ることができる。

【0021】更に他の発明のイメージとンりは、前記マ トリクス回路の信号線、遊灯線及びリセット線と、前記 光電空換線が下部電路との間に、電源電位に固定された シールド電路を形成し、前記リセットトランジスタ及び 前記増幅トランジスタを前記シールド電路に電気的に接 続することを特徴とする。

[0022]シリコン基板に形成されるイメージセンサでリクス回路の配接の電位を発達していませない。マトリフス無成が一定では他に関定するため、マトリクス回路の配接の電位を歩が光電空機能の下部電極の電位に与える影響はあまり大きなものにならない。しかし、本界明では経縁表面にイメージセンサを形成するため、マトリクス回路の電位空鎖による下部電極のノイズ発生は大きな問題となる。

【0023】そのため、本発明では電源電位に固定されたシールド電極によって、光電変換部の下部電極とマト

リクス回路の信号機、選択級及びリセット線の間に等電 位面を形成し、前記光電交換部の下部電極をシールドす る。更に電源線を形成する代わりにこのシールドを によって、増幅トランジスタ及びリセットトランジスタに 動作電力を供給することによって、超級数を削減する。 (0024]また、上記の構成において、隣接する2つ の画案に形成された前記リセットトランジスタ、選択ト ランジスタ及び帰属トランジスタの活性層を1つの島状 半導体消襲で構成することによって、画素ビッチの縮小 を図る。

#### [0025]

【実施例】 以下図1~図16を用いて、本発明の実施 例を詳細に説明する。

【0026】【実施例1】 本実施例はアクティブ型の イン・ドンナットに関するものであり、アリクス回路と 光電実験部が頻構施をです、マトリクス回路と列 と同様に、1 画常に3つのトランジスタを有する。本実 施例ではこれらのトランジスタは絶縁表面に形成された 薄膜トランジスタで形成されている。

【0027】図1は本実施例のイメージセンサの2×2 画の279個回路位である。本実施例では、破核で囲むように同一行にはで開発する2両条が単位ユニットの りた同一行にはで開発する2両条が単位ユニットの りをなる。行ごとに選択線101及びリセット線102 が配列され、列上に信号線103が配列されたの。更に、電力を保給するための電源線104が信号線10 3に平行に、かつ2列ごとに配列されている。電源線1 4と程限する2両で共有することで、1面素となり 配線数が少なくなり、画素ビッチを小さくすることがで \*\*\*

【0028】各画素には、選択トランジスタ75、増幅トランジスタ76、リセットトランジスタ7が存れをれ形成されている。同じてに形成される選択トランジスタ75のゲイトは共通の選択隊101に接続され、同じ行に形成される退失事とかり、大きな、増幅トランジスタ75のゲイトは共通のリセットを、接続を終されている。また、増幅トランジスタ75のゲイトは画業ごとにフォトダイオードのに接続されている。

6. 【0029】図1において風丸はコンタクトホール10 5~107を示している。コンタクトホール105~1 07は各トランジスタの活性層に形成されたソース/ド レイン領域を電線に接続するためのものである。同一列 に配置される選択トランジスタ™のドレイン領域はコン タクトホール105を力して共通の信号線103に接続 されている。各画家において、増幅トランジスタ™の イト電話及びリセットトランジスタ™のソース領域は、 共通のコンタクトホール106を分してフォトダイオー ド(米電変換路)Pゆの下部電影に接続されている。 【0030】また、単位ユニット100内の2つの増編

トランジスタ『a及び2つのリセットトランジスタTrのソース領域は、1つのコンタクトホール107において電

源線104に接続されている。単位ユニット100を構成する2画素において、電源線104に接続される全て の薄膜トランジスタのコンタクトホール107が共通化 されているため、1画素当たりのコンタクトホール数が 削減され、画素ピッチの縮小化が図れる。

【0031】更に、本実施例では単位ユニット100を 構成する関接する2つの画楽に形成される全てのトラン ジスタの活性層を1つの島状半導体薄膜に形成すること によって、画楽の占有面積の削減を図る。

【0032】本実施例のイメージセンサの動作方法は一 般的なアクティブ方式のイメージセンサと同様であり、 マトリクス回路では光電変化部で検出された光信号は増 幅されて、読み出されている。1フレーム分の映像信号 が検出されると、リセット線104からリセットパルス 信号が入力されて、リセットトランジスタTrがオン状態 となり、フォトダイオードPDの下部電極及び増幅トラン ジスタTaの電位が電源電位にリセットされる。リセット トランジスタTrが非選択時では、増幅トランジスタTaの ゲイト電極は浮遊状態とされる。フォトダイオードPDに おいて入射した光が電荷に変換され蓄積される。この電 荷によりフォトダイオードPDの下部電極の電位が電源電 位から微少に変化する。下部電極の電位の変動は増幅ト ランジスタTaにおいて、ゲイト電極の電位変動として検 出されて、ドレイン電流として増幅される。選択線10 1から選択パルス信号が入力されると、選択トランジス タTsはオン状態とされ、増幅トランジスタTaから出力さ れたドレイン電流が映像信号として信号線103に読み 出される。

【0033】以下、図2~6を用いて、本実施例のイメ ージセンサの作製工程を説明する。図2~図5は本実施 例のイメージセンサの作製工程を説明する平面図であ

る。図6は本実施例のイメージセンサの概略の断面図で あり、図6(A)は図2一図5の線A-A'による断面 図示であり、選択トランジスタTs及び増幅トランジスタ Taのチャネル長方向の断面が図示されている。図6

(B)は図2~図5の線B-B'による断面構造が図示され、リセットトランジスタTrの断面構造が図示されている。

【0034】本実施所では、配線の個や、配線上配線等の間隔や、コンタクトホールのウイズ等の値がデザイン・ルールるに従って設計されている。接線表面をすする基板201として、石英、舎配石英、無アルカリガラス、ホウイを勝づき多等の基板を用いることができる。更に、これら基板表面に絶縁性下地膜として酸化性素膜や壁化性素膜が形成された素板を用いることができる。基数201上には、図2に示すように単位ユーテリーのごとに多結晶シリコンでなる島状態域202が形成される。島が耐域202には単位ユーテリーのと形成される。島が耐域202には単位ユーテリーのと形成される。島が耐域202には単位ユーテリーのと形成される。島が耐域202には単位ユーテリーのと形成される。島が耐域202には単位ユーテリーのと形成される。島が耐域202には単位ユーテリーのと形成される6つの漫聴チランジスタの治性が形成される

【0035】島状領域202を形成するには、先ずプラ

ズマCVD法によって非過報シリコン圏を20~150 mの同等に成職し、エキシマレーザ光を照射して多結 晶化する。非過程シリコン圏の結晶化法たとして、SP Cと呼ばれる熱結晶化法、参外線を照射するドアム法、熱結晶化とレーサアニールとを利用する方法等を引かることができる。そして、多結晶化されたシリコン圏をパターニングして、図2に示すように励め領域202を各単位ユーット10で10でよりでは、次に島状領域202に対っ素5×1016~30×1018 toms/cmの濃度でチャネルドーブする。チャネルドープは島状領域2020パターニング前に行ってもよい。

[0036]次に、図6に示すように、これら島特領域 202を覆うゲイト絶縁膜203を形成する。ゲイト絶 練展203はシラン(SiH,)とN,0を原料ガスに用 いて、プラズマCVD法で50~200nmの厚さに形 成する。また基板201に開熱性が扱い石英基板を用い た場合には、ゲイト機能203を厚さ50~150n mの燃熱化限を形成することも可能である。

【0037】次に、図3に示すように、第1層目の配線 となる信号線101、選択線102を構成するA1、C でや薄電性ポリシリコン膜等の導電限を成膜する。この 薄電膜をパターニングして選択線101、リセット線1 02度び増編トランジスタTaのゲイト電極206を形成 する。

【0038】選択線101には選択トランジスタTsのゲイト電配204が一株的に形成され、リセット線102 とリセットトランジスタTsのガイト電配205から に形成される。増配トランジスタTsのガイト電配206 が形成される。増配トランジスタTsのガイト電配206 が形成される。増配トランジスタTsのガイト電配206 ボランジスタTsのが住用が形成される部分に オーバーラップして形成されている。これは、増配トランジスタTsのゲイト電極206及びリッドトランジスタTsのが上である。 グロのドレイン側域を、フォトゲイオードの下電電を の接触を容易にするためである。選択線101及びリセート線112の回じませてソメリーにもより、

ット線102の幅はデザインルールaとする。 【0039】次に、ゲイト電極204~206をマスク にして、島状領域202にN型の導電性を付与するリン をドーピングする。ドーピング後、加熱処理もしくはレ ーザ照射によりドーピングされたリンを活性化すると共 に、「ドーピングにより損傷された島状領域の結晶性を改 善する。この工程において、島状領域202のゲイト電 極204~206によりマスクされた領域は実質的に真 性の導電性が維持され、選択トランジスタTr、リセット トランジスタTs及び増幅トランジスタTaのチャネル形成 領域207、208、209としてそれぞれ画定され る。またリセットトランジスタTrの活性層で、増幅トラ ンジスタTaのゲイト電極206がオーバーラップしてい る領域210も真性の漢電性が維持されている。他方 島状領域202のゲイト電極204~206によりマス クされていない領域は、N型のソース/ドレイン領域と

なる。

【0040】次に、第1の層間絶縁膜211として厚さ 200~600mmの機能性業態を形成する。そして、 ゲイト 始縁膜203 及び第1の間絶縁腹211に、選 択トランジスタTsのドレイン領域に整合するコンタクト ホール105、増幅トランジスクTsのゲイト電船206 及びリセットトランジスクTsのドレイツ間域に整合する コンタクトホール106、増幅トランジスタTs及びリセットトランジスタTsのバース領域に整合するコンタクトホール1076、増幅トランジスタTsのソース開域に整合するコンタクトホール107を形成する。

【0041】100nmのチタン膜、300nmのアル ミニウム膜、100 nmのチタン膜でなる積層膜を形成 しパターニングして、図4に示すように、信号線10 3、電源線104及び、フォトダイオードPDの下部電極 との接続用の電極212を形成する。信号線103はコ ンタクトホール105を介して選択トランジスタTsのド レイン領域に接続される。電源線104はコンタクトホ ール107を介して、単位ユニット100に配置される 全ての増幅トランジスタTa及びリセットトランジスタTr のソース領域に接続される。電極212はコンタクトホ ール106を介して、増幅トランジスタTaのゲイト電極 206及びリセットトランジスタTrのドレイン領域に接 続される。信号線103及び電源線104の幅は、薄膜 トランジスタとの接続部を除いてデザインルールaとす る。以上の工程によってマトリクス回路が完成する。 (図4、6)

【0042】本実施例では、隣接する2画素でなる単位 ユニット100に配置される6つの薄膜トランジスタ全 て1つの島状領域202に形成するため、異なる薄膜ト ランジスタのソース/ドレイン領域を電気的に接続する ためのコンタクトホールが不要である。よって、この単 位ユニットに配置される各2つの増幅トランジスタTa、 リセットトランジスタTr、計4つの薄膜トランジスタを 電源線104に接続するためのコンタクトホール107 が1つでよく、水平方向の画素ピッチが縮小される。 【0043】次に図6に示すように、マトリクス回路と 光電変換部 (フォトダイオードPD) を層間分離するため の第2の層間絶縁膜213を基板201全面に形成す る。第2の層間絶縁膜213としては、下層の凹凸を相 殺して、平坦な表面が得られる平坦化膜が好ましく、例 えばポリイミド、ポリアミド、ポリイミドアミド、アク リル等の樹脂膜や、酸化珪素やPSG等の酸化珪素系塗 布膜を用いることができる。また、第2の層間絶縁膜2 13の表面層は平坦化膜とし、下層は酸化珪素、窒化珪 素、酸化築化珪素等の無機絶縁材料の単層、多層として も良い。本実施例では、第2の層間絶縁膜213として ポリイミド膜を1.5 $\mu$ mの厚さに形成する。 【0044】次に、第2の層間絶縁膜213に電極21 2に整合するコンタクトホール214を形成する。次

に、PIN接合を有するシリコン層を有するフォトダイ

オードPを形成する。先すフォトダイオードPIの下部電 億221を構成するT、Cr、Mの等の金属機を形成 する。本実施例では薄電機とLで厚さ200 nmの写之 シ原をネッパタ法で成膜する。次に下部電極221とオーミック接合するリンを含んだ「型の非晶質シリコン機 多30〜50 nmの厚さに、ここでは30 nmの厚さに 成膜する。n型非晶質シリコン機及びチタン機パターニ ングして、図5に示すように画素ごとに電気的に分離さ 小、電極212に開発が222に同一パケーンの用222を形成する。

【0045】次に、1型の水素化非晶間シリコン膜を1 −2μm、ここでは1.5μmの限呼に破膜する。連続 して、ホウ素を含んだり型の非晶質シリコン膜を30~ 100 nmの厚さに、ここでは50 nmの厚さに成膜する。この結果 n 層 222、1 層 223、 p 層 224 による 素状室換層が形成される。p 層 224 上に上端電路を 構成する1 T O もしくは5 n O 3 等の透明準度限を成異 する。こでは120 n m の 1 T の 限を上部電路を まる。こでは120 n m の 1 T の 限を上が電台 として形成する。上部電台 25 は全ての画素に共通に 一体的に形成される。以上によりフォトダイオードPDが 完成する。

【0046】フォトゲイオードPDの1層223には1型の非晶類シリコングルマニュームを用いることができる。また、四角222、四層224は計画質シリコンの代わりに酸結晶シリコンを用いることができる。更に、層222や回層234の材料として、リンやボロンを終したは自型の個性主義、酸化性素、変化性素を用いることができる。また、オーミック接合用の加層222の代わりにバッファ層として機能する酸化性素を用いることができる。また、オーミック接合用の加層222の代わりにバッファ層として機能する酸化性素、数化性素素と10m和環の質とは成しても異い。また、光電変換層をPIN接合を有するシリコンとで形成する代わりに、1型の水素化非晶質シリコンもフィンで形成と、水電変換層をPIN接合を有するシリコンとでは高質シリコンがマニュームの不形成に、シード

【0047】本実施例では、図5に示すように、院接するフォトゲイオードPDの下部電艦 221の隙間には、単位ユーット100円では電源をに間控された電線104のか存在する。他の単位ユニット100間では、下部電艦221の四隅にデザインルールロの概だけ選択 線101、リセット線102及び信号線103か存在している。後って、廃捨する下部電極221と下部電極21と下部電極21との隙間には、電位が変動する配線101~103の常位を発したないため、これら配線101~103の電位変動と到ませた。

【0048】他方、光入射側では、上部電極225は全 画素に共通な共通電極の構造を有し、受光領域外部にて 所定の固定電位に接続されている。よって下部電極22 1の光入射側よ上部電極225が作る等電位面にシール ドされている。

【0050】従来阿で述べたように、CMOSーVLS 1の標準的な設計では選素と・チは15 a であるが、未 実施例では、Hボベキ庁的の選素と・チがは15 a であるが、本 実施例では、Hボベキ庁的の選素とリッチが編り化され、 11 a とすることが可能である。例えば、デザインルール a を 1 a m と し、画業規格を VGA(640×48 0)とした場合には、有効受光前場の水平方向の長さ は、11×1 μm×640=7.04mmとなり、2/ 3インチの光学系を使用することが可能になる。

【0051】【実施例2】 本実施例は、実施例1のマトリクス回路の定形所である。図7は北美地例のイメージセナウの2、2の画業の帰旧回路図である。図8は本実施例のマトリクス回路の娯吹的た平回図である。実施例と異なる点は、選択トランジスケルを2つのサイト構造した点である。図7、図8において図1、図4と同じ符号は同じ構成要素を示す。

[0052] 図8に示すように、選択機101には選択トランジスタ75の2つのゲイト電極301、302が一体的に影成されている。また実施列1と同様に単位ユニット30に形成される全ての薄膜トランジスタの活性提1つの島状態を1つの島状態の305に対象されている、光空旋鎖部(フォトゲイオードPD)は実施列1と同様に形成すれば良く、図8において太線で示す矩形の領域304が下部電影の予問パランとを示す。

(10053) 本実施例では、選択トランジスタTsは2つのトランジスタが直列に接続された構造とすることで、非選択時の選択トランジスタから耐か能発を図っている。非選択時に選択トランジスタTsから電流がリークすると、信等線から出力される信等電流が硬少してしまう。また、このリーマ電流が地戸電子が自分である。本実施例では、選択トランジスタTsをフルチゲイト型とすることによって、これら2つの問題とを解析する。

【0054】本実施例では、選択線101には選択トランジスタ下802つのゲイト電極301、302を形成するため、水平方均の画素ピッケが13a(aはデザインルール)となり実施例1よりも大きくなってしまうが、服装する2つのがにおいて電波は104が失ぎまたれているため、従来の画素ピッチ15aよりも縮小化されているため、従来の画素ピッチ15aよりも縮小化されている。

【0055】 [実施例3] 本実施例は、実施例1のマ

トリクス回路の変形例である。図9は本実施例のイメ・ ジャンヤの2~20 需素の等価値階図である。図10 に本 実施例のマトリクス回路の根式的な平面図である。実施 例1と異なる点は、リセットトランジスタ庁を2つのゲ イト電報を有するい場かるでルデゲイト構造したである。図9。図10において図1、図4と同半年は同じ 構成要素をデラ、光電変換器ではよりイナードPD)は 実施例1と同様に形成すれば良く、図10において木線 で示す速形の領域314が下部電極が形成される領域を 示す。

【0056】図10に示すように、選択線102にはリセットトランジスタ下の2つのゲイト電幅31、31、312が一体的に形成される。また実施例1と関係とローニット310に形成される全ての薄膜トランジスタを構成する高性階は1つの鳥状頭線313に形成されている。また本実施例では、水平方向の電素ピッチが12。(aはデザインルール)となり、実施例1よりも大きくなってしまうが、限接する2つの列において電源線104が共有されているため、従来例の画素ピッチ15aよりも総介することができる。

【0057】本実施所では、リセットトランジスタTrは 2つのトランジスタが直切に接続された構造とすること 、非数限物のセットトランジスタTrのリーで が成を図っている。非選択物にリセットトランジスタTr から電流がリークすると、この時には浮遊大機とされて 早してしまう。増幅トランジスタTaで増幅される電流の 大きさはそのゲイト電極の電位の減少幅に対応してい 編トランジスタTaから出力をよりたしてしまうと、増 幅トランジスタTaから出力されるドレイン電流は減少し てしまい、その順重から股か出されるほ子で流がかさく なってしまう。の対果、新俊度の近下や映像の近下や映像の立ち ショが生とてしまう。本実施所では、リセットトランジ スタTrをオーケッドトランジスタTrをオーケッドトランジスタTrをオーケッドト型とすることによってリーク電流 を低減し、この間を解すすることによってリーク電流 を低減し、この間を解すすることがさる。

20058 「突接例4」 未実施例よ、実施例1のマトリフス回路の変形例である。図11は木実施例のイメージセナウの22 質素の今年の開発である。図11は木実施例のイメーズとサウル22 質素の季度の変形が2平面図である。実施例1と異なる点は、選択トラジジスが5次が2中面図である。実施例1と異なる点は、選択トラジジスが5次が1を2つのゲイト電極と有するいわゆるマルチゲイト構造した点である。図11、図12において図1、図4を同じ件号付出では複数要素がする。

【0059】選携線101には選択トランジスクFsの2 ののゲイト電係321、322が一体的に形成され、リ セット線102にはリセットトランジスタFrの2つのゲ イト電橋323、324が一体的に形成される。また、 単位ユニット320に配置される6つの薄膜トランジス 夕の活性層は1つの島状原域325で構成されている。 光電変換部(フォトゲイオードPD)は実施例1と同様に 形成すれば良く、図12において太線で示す矩形の領域 326は下部電極の平面パターンを示す。

[0060] 本実施例では、選択トランジスタTs及びリセットトランジスタTsをブルゲイト構造とすること よって、実施列2及び実施例3で示した。選択トランジスタTs及びリセットトランジスタTs及びリセットトランジスタTsのリーク電流に超因する問題点を同時に解析することができる。なお、本実施例では水平力向の画素ピッチは実施例2と同じ13a (aはデザインルール)である。

【0061】以上の実施例1~4では絶縁表面上に形成 されたイメージセンサについて説明したが、単結晶シリ コン基板上に形成した場合でも本発明の素子の平面構造 を採用することによって、画素ピッチの縮小という効果 を得ることができるのは明らかである。

[0062] [実施例5] 図13〜図15は大実施例のイメージセンサの作製工程を説明する平面図である。図16は本実施例のイメージセンサの断面図であり、図16(A)は図13〜15の線AーA\*による断面図であり、主に選択トランジスタであり、主に選択トランジスクであり、ない。図16(B)は図13〜図15の線BーB\*による断面図であり、リセットランジスタでのサースが、図16(B)は図13〜図15の線BーB\*による断面図であり、リセットランジスタでの断面が図えなれている。図

[0063] 実験例1〜4では画業を高速気化するため に、フォトゲイオード的(光電変換部)とマトリクス回 路を機能した構造とした。しかしながら積層構造とした ため、フォトゲイオードの下部電極が下トリクス回路の 信号線等の配線を重なることと回避することは困難であ る。マトリクス回路の配線と重ならないように下部電極 を形成すると、有効受光面積がかさくなってしまい不福 合である。

[0064]下部電影がマトリクス回路の配線と重なると、マトリクス回路の配線の電位変動は、ナーマトングイナードの下部電影の電位変動は、光電変換器で検出された光信号に雑音として混入してしまう。特にアクティブ方式のマトリクス回路では、増幅トランジスタによってこの雑音をも増幅されるの、センサ感度向上の大きな雑者となる。

【0065】シリコン基板に形成されるイメージセンサ は、基粧が特性電管・一、電気に配信されるため、マ トリクス同路配機の電位変動によるノイズは、ガラス基 板や石灰基板を用いた場合よりもそれほど大きくはなら をい、実施別1~4では微禁さり下電電性の離底は 位が変勢する選択機101、リセット機102版が信号 線103が岩ど存在しないようにして、下部電整221 のノイズ発生を低減するようにした。本実施例では下部 電極のノイズ発生の防止効果をさらに高めた素子構造に 脚するものである。

【0066】本実施例では、マトリクス回路の配線と下 部電極の間に導電性層を設けて、この導電性層の電位を 固定する構成を採用する。この構成によりマトリクス回 路の配線と下部電極との間には固定された等電位面が形成されるため、マトリクス回路の配線の電位の変動は下 部電極に全く影響を与えない。ここでは、等電性層が作 会等電位面によって下部電極がノイズからシールドされ るため、この導電性層をシールド電極と呼ば、

[0067] 更に本実施例では、シールド電極を動作電 源に固定して、電源線の代わりにシールド電極によって 増幅トランジスタTa及びリセットトランジスタTrに電力 を供給して、電線数を少なくしている。

【0068】未実施例のマトリクス回路の作製工程は実施列1との主な相違点は電 施列1とほぼ同様である。実施例1との主な相違点は電 類線104のかクンの変更吸が、シールド電船等の第 3層目の配線を形成する点である。単位ユニット400 は同一行に配置された開始する2画案で構成される。先 寸型13年に入上され、単位ユニット400とため、 品シリコン膜でなる島状御域502が形成される。島状 領域502のパターンは実施例1の島状領域202と同 してわればいた。

【0069】次に助状類収502を覆3ケイト絶機費503が形成され、ゲイト絶機関303上には対す 周目の配線となる遊択線401、リセット線402が吸される。遊択線401及びリセット線402の個はデザインルールをもする。また遊択線401に初表され、リセット線402とリセットトランジスタTrのゲイト電衝505ケー体的に形成され、リセットが402とリセットトランジスタTrのゲイト電衝505ゲー体的に形成される。更に、増幅トランジスタTaのゲイト電衝505が形成される。更に、増幅トランジスタTaのゲイト電低506が形成される。

[0070]次に、ゲイト電格504〜596をマスク にして、島状領域502に12型の導電性を付与するリン ドーピングする。ドーピング後、加熱処理もしくはレ ーザ照射によりドーピングされたリンを活性化すると共 に、ドーピングにより損傷された島状領域の結晶性を改 書する。

【0071】この工程において、島状領域502のゲイト電極504~506によりマスクされた部分は実質的に真性とされ選択トランジスグTr、リセットトランジスグEoのチャネル形成領域507、508、509がそれぞれ形成される。リセットトランジスグTrの活性性においてゲイト電極506がオーバーラップされている領域は責性の領域5104かインドーラップされている領域は責性の領域5104~506によりマスクされていない領域はN型のソース/ドレイン領域となる。

07が形成される。

【0073】チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成しパターニングして、図13に示すように、第2層目配触をある信号線403と、シールド電低との接続用の電極512及びフォトダイオードの下部電極との接続用の電極513が形成される。

【0074】信号線403は列ごとに形成され、選択トランジスクするのドレイン開版にコンタクトホール405において電労的に接続されている。電路512は単位ユニット400ごとに形成され、該当する単位ユニット400ごとに形成され、該当する単位ユニット40下において接続されている。電極513は調素ととに形成され、指幅5ラジスク和のグイトを持ち06及がリャトランジスタ下のゲーマが開催にコンタクトホール406において仮究的に接続されている。信号線403は汚験トランジスタとの接続部を除いてその幅はデザインルールもとする。以上の工程により、イメージセンヴのマトリスの服務が実成する。(イメージセンヴのマトリスの服務が実成する。(イメージセンヴのマトリスの服務が実成する。(イメージセンヴのマトリスの服務が実成する。(イメージセンヴのマトリスの服務が実成する。(イメージセンヴのマトリスの服務が実成する。(イメージセンヴのマトリスの服務が実成する。(日、1412年)

【0075】本実施例も実施例1と同様にでは、隣接する2画票でなる単位ユニット400に配置される6つの 薄限トランジスタを1つの島が領域502に形成するため、薄限トランジスタのソース/ドレイン領域を電気的 に接続するためのコンタクトホールが不要である。よって、この単位ユニット400に配置される2つの増稿 トランジスクをシールド電極に接続するためのコンタクトホール407及び電話512が1つでよく、画 業ピッチの総小化につながる。

【0076】本実施例の単位ユニット400は実施例1 の電源線104を電極512に変形したのみであり、画 素が少チ(水平×垂直)は実施例1と同じ11a×13 a(aはデザインルール)にすることができる。

【0077】次に図16に示すように、マトリクス回路と光電空換部(フォトゲイオードワ)を開門分離するたかの第2の層間触棒膜514を基板501全面に対した。第2の層間触棒膜514としては、下層の凹凸を相裂して、平坦な水面が得られるボリイ、ボリアミ、ボリストデミド、アフリル等の樹脂酸や、PSG を機化建業等の酸化技業系の途布酸を用いることができる。また、第2の層間絶様膜514の表面層は半坦な表面を得るため機能限とし、下層は酸化性素、窒化性素、酸化密化性素等の無機棒線材料の単層、多層としても良い、本実施例では、第2の側間絶棒膜714としてPSG膜210~300mの原泡を研究すると

【0078】次に、第2の層間絶縁膜514に電極51 2、513に整合するコンタクトホール515、516 を形成する。そしてクロム膜を50~150nmの厚さ に成膜レバターニングして、電極512に接続されるシ ールド電極517及び電極513に接続される電板51 8を形成する、電格518は両来ごとに形成される。シールド電路517は、電径518が形成される部分を除いて、全ての両架に対して一体的に形成された決適電板の構造をとる。またシールド電極517は受光頻級外部で監算電位に接触されている。この機能構成によって、単位ユニット400に配置された各2つの増幅ドランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次リセットトランジスク16次で記憶などが表現しません。

【0079】次に図16に示すように、マトリクス回路 と光電変換部 (フォトダイオードPD) を層間分離するた めの第3の層間絶縁膜519を基板501全面に形成す る。第3の層間絶縁膜519も第2の層間絶縁膜514 と同様に樹脂膜や、PSGや酸化珪素等の酸化珪素系の 塗布膜等の平坦化膜が好ましい。本実施例では、第3の 層間絶級膜519としてPSG膜を100~300nm の厚さに形成する。そして、図15に示すように電極5 18に整合するコンタクトホール520を形成する。 【0080】次に、フォトダイオードPDの下部電極52 1を構成する厚さ200nmのチタン膜と、下部電極5 21とオーミック接合用のn層222を構成するリンを 含んだn型の非晶質シリコン膜を30nmの厚さに成膜 する。n型非晶質シリコン膜及びチタン膜パターニング して、図15に示すように画素ごとに電気的に分離さ れ、電極517に接続された下部電極521、下部電極 521と同じ平面パターンのn層522を形成する。 【0081】次に、1層523として1型の非品質シリ コン膜を $1\sim2\mu$ mの膜厚に成膜し、連続して、p層5 24としてホウ素を含んだp型の非晶質シリコン膜を3 0~100 nmの厚さ成膜する。この結果 n 層 5 2 2、 i層523、p層524でなる光電変換層が形成され る。p層524上に上部電極を構成するITOもしくは SnO<sub>2</sub>等の透明導電膜を成膜する。ここでは120n mのITO膜を上部電極525として形成する。上部電 極525は全ての画素に共通に一体的に形成される。以 上によりフォトダイオードPDが完成する。上部電極52 5は受光領域外部にて所定の固定電位に接続されてい る。このため、下部電極521は光入射側では上部電極 525が作る等電位面にシールドされる。

【0082】更に、図15に示すように、フォトゲイオード的の下部電路521とマトリクラ回路の間には、電位が受動する間線101~403を攫ってシールが成されているため、下部電格521をマトリクス回路から発生するノイイから運転できるという効果も得ることができる。

【0083】なお、本実施例のシールド電極517を実施例2~4に示すイメージセンサにも適用することが可能である。

【0084】実施例1~5において、イメージセンサを 可視光に対して透明なガラスや石英等の絶縁基板上に形 成し、またトランジスタを薄膜トランジスタで構成した め、流晶表示装置とのプロセス整合性があり、同一基板 上に形成することが可能である。更に、静極基準上に形 成したため、授水の単結高シリコン基数上に形成 イメージセンサよりも製造コストが安いので、実施例1~ らに記載されたイメージセンサを単体でデジタルカメラ ペ、カスラー体型/丁R等の地影機器に組み込むこと で、安価にこれらの撮影機器を提供することが可能にな る。

#### [0085]

【発明の効果】本発明は絶縁表面に形成される薄膜トランジスタを用いたアクティン方式のイメージセンサであって、隣接する 2つの画素において電源線を共有することで高級敷が削減される。更に、この2つの画業に配置される薄膜トランジスタの活性層を1つの島状半導体薄膜で構成することによって、コンタクトホール敷が削減されるので、電素ビッチが備される。

(10086) 更に本発明では電源電位に固定されたシールド電極によって、光空製焙筋の下部電極とマトリクス 回路の信号線、選択線及びリセトト線の間に予定位面を形成し、前記光電変換部の下部電極をシールドすると共に、増橋トランジスタびリセットトランジスタに動作工力を供給であって、光電変換部の下部電極がマトリクス回路の配線の電位変動によるノイスからシールドできると共に、電源線が下要となり、配線数を削減できる。

#### 【図面の簡単な説明】

【図1】実施例1のイメージセンサの2×2画素の等価 回路図。

【図2】実施例1のイメージセンサの作製工程を説明する平面図。

【図3】実施例1のイメージセンサの作製工程を説明する平面図。

【図4】実施例1のイメージセンサの作製工程を説明する平面図。

【図5】実施例1のイメージセンサの作製工程を説明する平面図。

【図6】実施例1のイメージセンサの断面図。

【図7】実施例2のイメージセンサの2×2画素分の等

#### 価同路図.

【図8】実施例2のマトリクス回路の平面図。

【図9】実施例3のイメージセンサの2×2画素分の等 価回路図。

【図10】実施例3のマトリクス回路の平面図。

【図11】実施例4のイメージセンサの2×2画素分の 等価同路図

【図12】実施例4のマトリクス回路の平面図。

【図13】実施例5のイメージセンサの作製工程を説明 する平面図。

【図14】実施例5のイメージセンサの作製工程を説明 する平面図。

【図15】実施例5のイメージセンサの作製工程を説明 する平面図.

【図16】実施例5のイメージセンサの断面図。

【図17】従来例のアクティブ方式のイメージセンサの 等価回路図。

#### 【符号の説明】

Ts 選択トランジスタ

Ta 増幅トランジスタ

Tr リセットトランジスタ

101 401 選択線

102 402 リセット線

103 403 信号線 104 電源線

105 106 107 コンタクトホール

201 基板

202 島状領域

204 404 選択トランジスタのゲイト電極

205 405 リセットトランジスタのゲイト電極

206 406 増幅トランジスタのゲイト電極


221 521 下部電極 222 522 n層


223 523 i層


224 524 p層


225 525 上部電極


516 シールド電板

















(B) 旅B-B'による戦闘器

【フォトダイオード (先電安鉄器) 】 521:下部電板 521:n分 523:i 時 524:p 班 125:上部電板